時鐘晶振電路與時鐘IC芯片
晶振它不單純的起到起振IC，和到穩定線路頻率的工作，晶振它還起到控制時鐘準確度，和到時鐘IC的匹配作用功能。
微控制器的時鐘源可以分為兩類：基于機械諧振器件的時鐘源，如晶振、陶瓷諧振槽路；基于相移電路的時鐘源，如：RC (電阻、電容)振蕩器。硅振蕩器通常是完全集成的RC振蕩器，為了提高穩定性，包含有時鐘源、匹配電阻和電容、溫度補償等。
　　機械式諧振器與RC振蕩器的主要區別
　　基于晶振與陶瓷諧振槽路(機械式)的振蕩器通常能提供非常高的初始精度和較低的溫度系數。相對而言，RC振蕩器能夠快速啟動，成本也比較低，但通常在整個溫度和工作電源電壓范圍內精度較差，會在標稱輸出頻率的5%至50%范圍內變化。圖1所示的電路能產生可靠的時鐘信號，但其性能受環境條件和電路元件選擇以及振蕩器電路布局的影響。需認真對待振蕩器電路的元件選擇和線路板布局。在使用時，陶瓷諧振槽路和相應的負載電容必須根據特定的邏輯系列進行優化。具有高Q值的晶振對放大器的選擇并不敏感，但在過驅動時很容易產生頻率漂移(甚至可能損壞)。影響振蕩器工作的環境因素有：電磁干擾(EMI)、機械震動與沖擊、濕度和溫度。這些因素會增大輸出頻率的變化，增加不穩定性，并且在有些情況下，還會造成振蕩器停振。
　　振蕩器模塊
　　上述大部分問題都可以通過使用振蕩器模塊避免。這些模塊自帶振蕩器、提供低阻方波輸出，并且能夠在一定條件下保證運行。最常用的兩種類型是晶振模塊和集成硅振蕩器。晶振模塊提供與分立晶振相同的精度。硅振蕩器的精度要比分立RC振蕩器高，多數情況下能夠提供與陶瓷諧振槽路相當的精度。
　　功耗
　　選擇振蕩器時還需要考慮功耗。分立振蕩器的功耗主要由反饋放大器的電源電流以及電路內部的電容值所決定。CMOS放大器功耗與工作頻率成正比，可以表示為功率耗散電容值。比如，HC04反相器門電路的功率耗散電容值是90pF。在4MHz、5V電源下工作時，相當于1.8mA的電源電流。再加上20pF的晶振負載電容，整個電源電流為2.2mA。
　　陶瓷諧振槽路一般具有較大的負載電容，相應地也需要更多的電流。
　　相比之下，晶振模塊一般需要電源電流為10mA至60mA。
　　硅振蕩器的電源電流取決于其類型與功能，范圍可以從低頻(固定)器件的幾個微安到可編程器件的幾個毫安。一種低功率的硅振蕩器，如MAX7375，工作在4MHz時只需不到2mA的電流。
　　時鐘電路晶振與時鐘IC芯片
　　主板時鐘芯片電路提供給CPU，主板芯片組和各級總線（CPU總線，AGP總線，PCI總線，PCIE總線等）和主板各個接口部分基本工作頻率，有了它，計算機才能在CPU控制下，按步就班，協調地完成各項功能工作：
　　 1.晶振的工作原理： 主板時鐘芯片即分頻器的原始工作振蕩頻率，由石英晶體多諧振蕩器的諧振頻率來產生，晶振其實是一個頻率產生器，他主要把傳進去的電壓轉化為頻率信號。提供給分頻率一個基準的14.318MHZ的振蕩頻率，它是一個多諧振蕩器的正回饋環電路，也就是說它把輸入作為輸出，把輸出作為輸入的回饋頻率，象這樣一個永無休止的循環自激過程。
　　⒉在主板上常見的時鐘晶振：有14.318M（主時鐘）與32.768KHZ（南橋 旁邊的時鐘）
　　⒊時鐘IC芯片簡介：他主要起著放大頻率和縮小頻率的作用，他和晶振組合后才能在主板上起作用。我們把他稱做為時鐘發生器（晶振+時鐘IC芯片）
　　⒋時鐘發生器的工作原理：時鐘我們可以把他定義為各個部件的總線頻率速度，他起著分配給各個部件的頻率使他們能夠正常工作。當晶振通電后發出的頻率送入時鐘IC芯片，它的各腳會傳出相對應的頻率通個時鐘IC芯片旁邊的電阻（時鐘IC芯片旁邊左右兩邊一排的小電阻基本為220=22歐，330=33歐）.而內存，與AGP這些高速的時鐘是由北橋內部提供給它的，（注有些主板AGP時鐘不是由北橋提供的)將頻率信號分配到主板各個部件,如（PCI 33M，CPU 100M133M200M I/O 48M和14M，南橋33M &14M北橋100M7&133M&200M
時鐘IC芯片
　　上面講到了時鐘的產生，那他是如何工作的接下來我給大家講解一下時鐘IC芯片.時鐘IC芯片的工作條件：
　　①.供電→他的供電基本上都經過個子較大的貼片電感進入時鐘IC芯片（貼片電感時鐘IC芯片附近就可以找到 因為他比其它帖片要胖一點）。時鐘IC芯片早期的供電有2組到3組：2組供電為2.5V與3.3V 3組供電為2.5V與2.8V時鐘IC芯片后期的供電有1組到2組：1組為+3.3V 2組為3.3V與2.5V
　　②PG信號是在啟動時輸出電壓都穩定后再給電腦一個啟動信號，讓電腦正式啟動，而在意外斷電時也能及時地送出關機信號讓電腦馬上停止工作，對電腦的穩定和外設起了很大的保護作用。PG信號基本是通過時鐘IC芯片旁邊的阻值較大的電阻（10K、4.7K電阻）進入時鐘IC芯片內部的（PG要高于1.5V）當供電與PG都正常后時鐘IC芯片內部才能正常工作，和晶體一起產生振蕩，在晶體的兩腳均可以看到波形。晶體的兩腳之間的阻值在450---700歐之間。在它的兩腳各有1V左右的電壓，由分頻器提供。他才能把14.318晶振送來的時鐘頻率放大或縮小后輸給主板的各個部件.
　　時鐘電路構架
　　上面大家知道了它的各個主成部分后，再來看看它的整個構架圖
　　PLL是Phase-Locked Loop的縮寫，中文含意為鎖相環。PLL基本上是一個閉環的反饋控制系統，它可以使PLL的輸出可以與一個參考信號保持固定的相位關系。PLL一般由鑒相器、電荷放大器（Charge Pump）、低通濾波器、壓控振蕩器、以及某種形式的輸出轉換器組成。為了使得PLL的輸出頻率是參考時鐘的倍數關系，在PLL的反饋路徑或（和）參考信號路徑上還可以放置分頻器。PLL的功能示意圖如下圖所示：
壓控振蕩器產生周期性的輸出信號，如果其輸出頻率低于參考信號的頻率，鑒相器通過電荷放大器改變控制電壓使壓控振蕩器就的輸出頻率提高。如果壓控振蕩器的輸出頻率高于參考信號的頻率，鑒相器通過電荷放大器改變控制電壓使壓控振蕩器就的輸出頻率降低。低通濾波器的作用是平滑電荷放大器的輸出，這樣在鑒相器進行微小調整的時候，系統趨向一個穩態。
　　負載電容及反饋電阻
　　可能有些初學者會對晶振的頻率感到奇怪，12M、24M之類的晶振較好理解，選用如11.0592MHZ的晶振給人一種奇怪的感覺，這個問題解釋起來比較麻煩，如果初學者在練習串口編程的時候就會對此有所理解，這種晶振主要是可以方便和精確的設計串口或其它異步通訊時的波特率。
　　
　　石英晶體振蕩器是利用石英晶體（二氧化硅的結晶體）的壓電效應制成的一種諧振器件，它的基本結構大致是從一塊石英晶體上按一定方位角切下薄片（簡稱為晶片，它可以是正方形、矩形或圓形等），在它的兩個對應面上涂敷銀層作為電極，在每個電極上各焊一根引線接到管腳 上，再加上封裝外殼就構成了石英晶體諧振器，簡稱為石英晶體或晶體、晶振。其產品一般用金屬外殼封裝，也有用玻璃殼、陶瓷或塑料封裝的。
　　石英晶體的壓電效應：若在石英晶體的兩個電極上加一電場，晶片就會產生機械變形。反之，若在晶片的兩側施加機械壓力，則在晶片相應的方向上將產生電場，這種物理現象稱為壓電效應。注意，這種效應是可逆的。如果在晶片的兩極上加交變電壓，晶片就會產生機械振動，同時晶片的機械振動又會產生交變電場。在一般情況下，晶片機械振動的振幅和交變電場的振幅非常微小，但當外加交變電壓的頻率為某一特定值時，振幅明顯加大，比其他頻率下的振幅大得多，這種現象稱為壓電諧振，它與LC回路的諧振現象十分相似。它的諧振頻率與晶片的切割方式、幾何形狀、尺寸等有關。

　　晶振在電氣上可以等效成一個電容和一個電阻并聯再串聯一個電容的二端網絡，電工學上這個網絡有兩個諧振點，以頻率的高低分其中較低的頻率為串聯諧振，較高的頻率為并聯諧振。由于晶體自身的特性致使這兩個頻率的距離相當的接近，在這個極窄的頻率范圍內，晶振等效為一個電感，所以只要晶振的兩端并聯上合適的電容它就會組成并聯諧振電路。這個并聯諧振電路加到一個負反饋電路中就可以構成正弦波振蕩電路，由于晶振等效為電感的頻率范圍很窄，所以即使其他元件的參數變化很大，這個振蕩器的頻率也不會有很大的變化。
　　晶振有一個重要的參數，那就是負載電容值，選擇與負載電容值相等的并聯電容，就可以得到晶振標稱的諧振頻率。
　　一般的晶振振蕩電路都是在一個反相放大器（注意是放大器不是反相器）的兩端接入晶振，再有兩個電容分別接到晶振的兩端，每個電容的另一端再接到地，這兩個電容串聯的容量值就應該等于負載電容，請注意一般IC的引腳都有等效輸入電容，這個不能忽略。
　　一般的晶振的負載電容為15p或12.5p ，如果再考慮元件引腳的等效輸入電容，則兩個22p的電容構成晶振的振蕩電路就是比較好的選擇。
　　晶體振蕩器也分為無源晶振和有源兩種類型。無源晶振與有源晶振（諧振）的英文名稱不同，無源晶振為crystal（晶體），而有源晶振則叫做oscillator（振蕩器）。無源晶振需要借助于時鐘電路才能產生振蕩信號，自身無法振蕩起來，所以“無源晶振”這個說法并不準確；有源晶振是一個完整的諧振振蕩器。　　
　　石英晶體振蕩器與石英晶體諧振器都是提供穩定電路頻率的一種電子器件。石英晶體振蕩器是利用石英晶體的壓電效應來起振，而石英晶體諧振器是利用石英晶體和內置IC共同作用來工作的。振蕩器直接應用于電路中，諧振器工作時一般需要提供3.3V電壓來維持工作。振蕩器比諧振器多了一個重要技術參數：諧振電阻（RR），諧振器沒有電阻要求。RR的大小直接影響電路的性能，因此這是各商家競爭的一個重要參數
。
問： 我發現在使用晶振時會和它并一個電阻,一般1M以上,我把它去掉,板子仍可正常工作,請問這個電阻有什么用?可以不用嗎? 我有看到過不用的!不理解~
　　答： 這個電阻是反饋電阻，是為了保證反相器輸入端的工作點電壓在VDD/2，這樣在振蕩信號反饋在輸入端時，能保證反相器工作在適當的工作區。雖然你去掉該電 阻時，振蕩電路仍工作了。但是如果從示波器看振蕩波形就會不一致了，而且可能會造成振蕩電路因工作點不合適而停振。所以千萬不要省略此電阻。 這個電阻是為了使本來為邏輯反相器的器件工作在線性區, 以獲得增益, 在飽和區是沒有增益的, 而沒有增益是無法振蕩的. 如果用芯片中的反相器來作振蕩, 必須外接這個電阻, 對于CMOS而言可以是1M以上, 對于TTL則比較復雜, 視不同類型(S,LS...)而定. 如果是芯片指定的晶振引腳, 如在某些微處理器中, 常常可以不加, 因為芯片內部已經制作了, 要仔細閱讀DATA SHEET的有關說明.
　　和晶振并聯的電阻作為負載，一般1M歐。也有和晶振串聯的電阻為諧振電阻。.
　　問：晶振的參數里有配用的諧振電容值。比如說32.768K的是12.5pF；4.096M的是20pF. 這個值和實際電路中晶振上接的兩個電容值是什么關系？像DS1302用的就是32.768K的晶振，它內部的電容是6pF的
　　答： 你所說的是晶振的負載電容值。指的是晶振交流電路中，參與振蕩的，與晶振串聯或并聯的電容值。晶振電路的頻率主要由晶振決定，但既然負載電容參與振蕩，必 然會對頻率起微調作用的。負載電容越小，振蕩電路頻率就會越高4.096MHz的負載電容為20pF，說明晶振本身的諧振頻率<4.096MHz， 但如果讓20pF的電容參與振蕩，頻率就會升高為4.096MHz。或許有人會問為什么這么麻煩，不如將晶振直接做成4.096MHz而不用負載電容？不 是沒有這樣的晶振，但實際電路設計中有多種振蕩形式，為了振蕩反饋信號的相移等原因，也有為了頻率偏差便于調整等原因，大都電路中均有電容參與振蕩。為了 準確掌握晶振電路中該用多大的電容，只要把握晶體負載電容應等于振蕩回路中的電容+雜散電容就可以了。你所說的IC中6pF的電容就可看作雜散電容。康華爾電子有限公司：專業生產時鐘晶體，頻率從30KHZ-200KHZ，常規頻點表晶32.768KHZ大批量現貨庫存，同時解決IC電容匹配方式，和到表晶32.768K晶體可調負載電容定做。
                                          作者：康華爾－－晶振帝國